(19)日本国务符尺(JP)

m公開特許公報 (A)

(11)特粹出籍公院委员

特開平8-306853 (43)公開日 平底8€(1996) 11A22E

•						
(\$1) Int. C1. *	一股別記号	疗内整理器号	FI			
HOIL 23/50			HUIL 13/50			位消表示医历
21/60	311		21/60	311	:	
23/12			23/28	***		
23/24	•		23/12		,	•
					·	

客室は水 未放水 原水項の款17 OL (全20至)

(21)出现委员

特数平7-110380

(22)世異日

平成7年(1995) 5月9日

(71)出票人 000005223

富士进队式会社

神奈川県川崎市中原区上小田中 4 丁台 1 章

1 4

(72) 発明者 柱田 斯大

神奈川県川県市中原区上小田中1015春

地 富士语株式会社内

(72)発明者 佐藤 光幸

神奈川県川崎市中部区上小田中1015巻

地 富士通牒式会让内

(14)代理人 弁理士 伊京 忠彦


最終質に取く

(54) 【兒朝の名称】 半導体装置及びその製造方法及びリードフレームの製造方法

(57) (夏約)

【目的】本発明に半途体チップ及びリードを総定財止した様式を有した半途体保度及びその製造方法及び事故事体保度に用いるリードフレームの製造方法に関し、単述体チップの連続性を維持しつつ外部電信電子の成体化、製品コストの低級及び生産効率の向上を図ることを目的とする。

【様式】第1のピッテで電電パッド6が形成された半編体チップ2と、電弧パッド6とワイヤ8を介して電気的に指標されるリード3と、単連体チップ2を対止する対止形理はとぞ真値する半線体理値において、約22リード3に外昇情間をデとなる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、約22対止関係4年8年パッド6とリード3との間に引き回されたワイヤ8を対止し、かつ前記突起9を放出させるよう配位したものである。



(特許建末の範囲)

【は求項1】 第1のピッチにて形成された発径パッド が形成された半導体チップと、

前記を極バッドと記録を介して電気的に推放されるリー

前記半退体チップを封止する封止樹脂とを具備する半速 体準度において、

収記リードに外部技統建于となる交易を、上記第1のビ ッテと異なる第2のピッチで形成すると共に、

き困された記珠を封止し、かつ前記兵起を兵出させるよ う記載されることを特徴とする単導体構成。

【延求項2】 第1のピッチにて形式された電極パッド が形成された半導体チップと。

前記章揺パッドと記載を介して電気的には求されるリー FF.

前記半導体チップを封止する対止併設とを具備する半導 体装置において、

旬記リードに外部接続端子となる交配を上記第1のビッ チと異なる第2のピッチで形成すると共に、

羽記半導体チップに形式された前記電響パッドの記載面 を基準とし、前記配益面における前記針止機場の戻さ が、前足足攻面から前記突起までの高さ寸圧以下で、か つ前記配数菌から前記配算までの高さ寸法以上となるよ う構成したことを特徴とする半導体基度。

【ロ水項3】 は水項1または2記載の半導体を置にお IT.

1記半年体チップと前記リードとモポリイミド原を接着 『として複合したことを特徴とする単導体祭業。

:装置において.

1足交配を前足リードと一体的に形成したことを特定と "る牛塩体装置。

「前状珠5)」 放水珠1万里4のいずれかに記載の半温 差異において、

記記載としてワイヤを用いたことを特殊とする中級体

技术項6) は水項1乃至5のいずれかに記載の半導 空間において.

歴状項7] 外部技術雑子となる部位に英足が形成さ てなるリードを形成するリード形成工程と、

足り一ド或いは半導体チップの少なくとも一方にポリ ミド席を配設し、府記ポリイミド席を介在させて収記 一ドと前記半選体チップを原定性圧力で体圧しかつ系 全国に定然することにより、 前記ボリイミド項をはな m 1. 可数数 2. 一个人的好生通过 A. . 可人名格尔罗人格

一ドとを配偶を引き回し推統することにより、 前記電機 パッドと前記り一ドとも考点的に接続する挫灰工役と、 前記記舞及び前記申選体チップの所定範囲或りは全部を 封止すると共に、同記英名の少なくとも常面を兵出する よう好止常路を記録する封止複雑配設工性とを具備する ことを特殊とする単導体基準の製造方法。

【建求項8】。 課求項7記載の半級化益度の製造方法に おいて、

前記注合工程でポリイミド度により向記リードと向記= 森紀封止接線が前記を極バッドと前記リードとの間に引 10 場体チップを接着する点、前記ポリイミド駅として南面 に熱可型性を有する技术系を記載したものを用いたこと を特定とする半導体基準の製造方法。

【正法項9】 ・ ほ求項7をたは8記載の半導体区型の型 過方圧において.

前記技能工程で、前記を鑑パッドと前記リードとモダイ レクトリードボンディング注により名気的に技規したこ とも特徴とする半導体製造の製造方法。

【鉄水項10】 インナーリード部とアウターリード部 とも有した祖母のリードが形成されたリードフレームに 10 BUT.

前記アウターリード部のリードピッチに対して前記イン ナーリード似のリードピッチを小さく設定すると共に、 **収記アウターリード部に一体的に突起を形成したことを** 特殊とするリードフレーム。

【雑求項11】 雄求項10記載のリードフレームにお NT.

前記アウターリード部のリードピッチ (P...) と飛記 突起の形成位置における前記リードの厚さ(W)とが略 等しく(P... ≒W)、かつ収記インナーリード部のリ 【放求項4】 「技术項1万至3のいずれかに庇室の半さ 10 ードビッテ(P...)が前紀アウォーリード系のリードビ ッチ(P...) の結半分のピッチ (P...=P... / 2) であることを特徴とするリードフレーム。

> 【は水項12】 は水項10または11記載のリードフ レームの製造方法において、

基材に利尼交配の形成位置にマスクを配表した上で、利 記載材に対してハーフエッチングを行う第1のエッチン グエ独と、

町配第1のエッテング工程の終了後、 町記リード形式位 産にマスクモ配益した上で、前記書材に対してエッチン 記支起にパンプモ形成したことを特徴とする中級体盤 (0) グモ行いリードモ形成する第2のエッテング工程とモ具 年することを特定とするリードフレームの製造が圧。

【は求項13】 は求項10または11記載のリードフ レームの製造方法において、

重ね合わせることにより飛記突起の原定をさせ出となる よう延歩が退定された第1の基材と第2の基材を用き **ل** .

和記事(の基料に、中面積した点に約20ペートのおける CARECORE ANGTERED OF

屋するよう交長パターンを形成する英屋パターン形成工 程と、

向記リードパターンが形成された前記第1の番材と、前記突起パターンが形成された前記第2の番材を重ね合わせ、前記突起の形成位置において前記リードパターンと前記交起パターンが推着されるよう前記第1の番材と前記第2の番材とを接合する接合工程と、

前記第1の基材及び第2の基材の不要部分を比定する株 去工程とも具備することを特徴とするリードフレームの 製造方法。

【請求項14】 「請求項10またに11記載のリードフレームの製造方法において、

基材に、平面接した虫に向花リードの形状となるようリードパターンを形成するリードパターン形成工程と、 和記リードパターン形成工程法、形成されたリードパターンの所定位医に向記究足を形成する交易形成工程とを 具備することを特徴とするリードフレームの製造方法。 【蘇求項15】 は太原14 記載のリードフレームの製造方法において、

前記突起形成工程は、即記リードパターンの所定位置に 10 プ)のレイアウトとなってしまう。 パンプを単数或いは複数復み重ねることにより即記交起 【0007】一般に半温体チップの を形成したことを特徴とするリードフレームの製造方 ウトは半温体製造メーカ板に異なっ 法。

(22次項16) 歴末項14記載のリードフレームの製造方法において、

和記典起形成工程は、 向記リードパターンの所定位置に 連載性部材を配放することにより前記典起を形成したこ とを特徴とするリードフレームの製造方法。

(京求項17) (京求項14記載のリードフレームの数 後方法において、

前記突起形成工程は、前記リードパターンの所定位置を 歴性加工することにより前記突起を形成したことを特定 とするリードフレームの包造方法。

【発明の非確な反明】

[0001]

【産業上の利用分類】本発明は半温化品度及びその製造 方法及びリードフレームの製造方在に係り、特に半温化 チップ及びリードを制度対止した核成を有した半温化品 定及びその製造方法及び当該半温化品度に用いるリード フレームの製造方法に関する。

【0002】近年、電子機器のダウンザイジング化に体い、半端体装度の高密度化及び半端体装置の高密度変変化が図られている。一方で、電子機器の信頼性の向上も交叉れており、これにはいまる体装置の信頼性も向上させる必要がある。更に、半端体温量は包品コストの低減も発言れている。

【0002】よって、上記したを考えを重見しうを生滅 体体なが空間ので、も、 ップチップ大式の実装構造が知られており、マルチ・デップ・モジュール(M C M)において広く席いられている。このM C M で用いるフリップテップ実践は、複称的止をしていない半端体チップ(ベアチップ)の電板パッドにパンプを形成しておき、このペアチップを基度(マザーボード)に形成された電域配にフェースダウンはジディングすることにより実体する様点とされている。

(0005)上記のフリップチップ方式の実際構造を用いることにより、高密度に半導体系面をマデーボードに 配放することが可能となり、またペアチップに個値形成されたパンプを用いてマザーボードに電気的に接続されるため、電気的特性を向上させることができる。 (0005)

【発明が解決しようとする意識】しからに、整理訂正がされていないペアテップは、耐熱性、極減的強度、及び耐度性が遅いという問題点がある。また、ペアテップに形成されている電極パッドに直接パンプが形成されている。ペアテップに形成されているでは、ドロレイアウトがそのままが部接技術デ(パンプ)のレイアウトとなって」まる。

【0007】 一般に手場体チップの電極パッドのレイアウトは半退体を送送メーカ板に異なっており、 従って無っ な話を有する半導体を使であっても、ユーザ側で半退体を使であっても、ユーザ側で半退体を使びるというです。このように、での配線パターンを設計する必要がある。このように、でののペアチップを用いた実は減過では、半退体を使うの関係化がされていないことにより、半退体 気を はて ザーボードとのマッチング性に大け、ユーザ側での負債が重くなるるという問題点があった。

30 【0008】また、これを放映するためにチップ芸匠に プロセス処理を行い、配算を引き回すことにより原体化 も図ることが考入られるが、この様式では配算の引き回 しに本稿度を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった。

【0009】 本発報は上記の点に担みてなされたものであり、 半導体チップの体質性を維持しつつ外部電極選子の呼ばか 製品コストの歴史及び主選が取の向上を回りうる半導体製造及びその製造方法及びリードフレームの 製造方法を提供することを目的とする。

(0010)

(成題を展決するための手数)上記の課題は下記の各手段を譲じることにより解決することができる。 は太頂 1 記載の見明では、第1のピッチにて形成された電極パッドが形成された単晶体デップと、成記電機パッドと配位を介して電気的に推放されたリードと、成記半温体デップを打止する対比を振りにを集成する三温体を単におい

5 された配牌を封止し、かつ前紀交后を貸出させるよう配 立されることを特徴とするものである。

[0011] また、建忠項22元式の見明では、第1のビ ッチにて形成された電極パッドが形成された半導体チッ プと、前記竜極バッドと記録を介して電気的に推訳され ろりードと、前記半端体チップを封止する対止密閉とを 見貫する半途に装度において、前記リードに外部技技器 子となる突起を上記第1のピッテと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 章感パッドの記録面を基準とし、前記記録面における前 IO 一ド部に一体的に突起を形成したことを特定とするもの 尼封止財産の承さが、約記記設置から前記交易までの高 さ寸法以下で、かつ約尼尼双面から数尼尼美生での為さ 寸注以上となるよう構成したことを特徴とするものであ

。【0012】また、技术項3記数の発明では、前記対求 項1または2記載の半退体装度において、前記半退体チ ップと前記リードとをポリイミド蘇を技拳割として接合 したことを特征とするものである。

【0013】また、独求項4記載の見明では、和記請求 ・項1乃至3のいずれかに延載の半導体装置において、向 20 勢では、前記算求項10または11記載のリードフレー **花貝起を向記リードと一体的に形成したことを特徴とす** ろものである。また、px求収5亿元の発明では、和記録 **求項1万至4のいずれかに記載の半線体装置において。** 前足配線としてワイヤを用いたことを特定とするもので 85.

【0014】また、森水頂6足蔵の発明では、森足森水 項1万至5のいずれかに記載の半導作装置において、最 記失起にパンプを形成したことも特徴とするものであ る。また、技术項7記載の発明では、半導体装置の監道 れてなるリードを形成するリード形成工程と、前足リー ド或いは単語はチップの少なくとも一方にポリイミド版 を配位し、前花ポリイミド都も介在させて和記りードと **利記半導体チップモ所定押圧力で押圧しかつ所定尾圧に** 加急することにより、 ねだポリイミド裏を推る前として 可尼り一ドと向記半導体チップとを住合する指合工程 と、内尼中選体チップに形式されている名様パッドと寂 記り一ドとを配練を引き回し住成することにより、 前庭 さばパッドと前記リードとで考気的に推議する推禁工程 5.毛軽止するど共に、和記典名の少なくとも常臣を奪出 こうよう封止症罪を配設する対止制な配設工程とを責備 ^うことを行世とするものである。

[0015] また、請求項8記載の兄親では、前記請求 - 7 記載の単端体装置の登记方法において、前記接合工 でポリイミド席により約定り一ドと前花半端にデップ 陈老不名称,却说书的一文中也占して广东记行可是位 可ずを接着前を配びしたものを用いたことを持てして

項7または6に記載の中途体室面の製造方法において、 前記度校工程で、前記電差パッドと前記り一ドとモダイ レクトリードボンディング住により電気的に技味したこ とを料理とするものである。

(0017) また、は本項10定数の発明では、インナ ーリード配とアウターリード邸とそ若したは気のリード が形成されたリードフレームにおいて、糸足ブウターツ ード部のリードビッテに対して乾にインナーリード記の リードピッチを小さく改定すると共に、和応アウターリ てある.

【0018】また。緑水項1122歳の発明では、前記数 求項10記載のリードフレームにおいて、お兄アクター リード都のリードピッチ(P...) と成紀突尼の形式位 星における前記リードの邸さ (W) とが結ちしく (P ... ≒w). かつ前記インナーリード節のリードピッチ (P:.) が粒紀アウターリード載のリードビッチ (P ...)の結半分のピッチ(P..=P... / 2)であるこ とを特殊とするものである。また、ロボボ12記載の見 ムの製造方法において、基材に前記英尼の形成位属にマ スクモ記載した上で、扇記書材に対してハーフェッテン グモ庁う第1のエッチング工程と、前足常1のエッチン グ工程の終了後、前記リード形成位属にマスクを配及し た上で、収記基材に対してエッテングを行いリードを形 成する第2のエッチング工程とも具備することを特徴と するものである.

【0019】生た、武术項13記載の発明では、胸記詞 求項10または11記載のリードフレームの包造方法に 方法において、外部技術電子となる部位に突起が形成さ 10 おいて、重ね合わせることにより前記交送の所定点さず **住となるよう返尿が選定された第1の番材と第2の番材** を角念し、前記第1の書材に、平面視したほに前記り一 ドの形状となるようリードパターンもお成するリードパ ターン形成工程と、お記賞2の基料に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 交起パターン形成工姓と、 粒包リードパターンが形成さ れた前記第1の名材と、前記祭品パターンが形成された 収記第2の基材を重ね合わせ、救起突起の形成位置にお いて麻記リードパターンと前足突起パターンが検雇され こ。和記記は及び前記半導体チップの所定衛医症いに全 (0 うよう前記案 1 の基材と前記集 2 の名材とを持合する指 合工性と、舵記集1の盗利及び集2の盗利の不要部分を 除去する除去工程とそ具備することを特徴とするもので あろ.

> [0020] 宝龙、雄龙珠14花屋の発展では、麻花は ペティッキだは11日間のサードフレームの製造方法に おいて、名材に、中面接した際に飛起り一ドのおけとな さようリートバターンを形成でもリードバターシャでご F ::

【0021】また、数水項15元素の見料では、前応電水項14元数のリードフレームの製造方法において、前記突起形成工程は、前記リードパターンの所定位置にバンプを単数或いは放散状み重ねることにより前記突起を形成したことを特益とするものである。

【0022】また、技术項16尼虹の発明では、和記録 求項14記載のリードフレームの製造方法において、前 足突起形成工程は、和記リードパターンの所定位置に導 電性部材を配数することにより前記突器を形成したこと を特定とするものである。

(0023) 更に、は求項17亿年の発明では、お記録 求項14亿年のリードフレームの製造方法において、向 記典程形成工程は、向記リードパターンの所定位置を置 性加工することにより前記典記を形成したことを特征と するものである。

[0024]

【作用】上記した各手数は、下記のように作用する。程 求項1及びは求項2記世の発明によれば、半線体チップ は対止問題により対止されるため、射熱性、機械的速度 及び副歴性を向上させることができる。また、電極パッ 10 ドモリード及び配理を用いて引き回すことができるため、リードのレイアウトを電極パッドのレイアウトを電極パッドのレイアウトに拘 わらず設定することが可能となり、実体基底とのマッテ ング性を向上させることができる。また、対止指揮は引 き回された配数を延実に促居するためこれによってもは 類性を向上させることができ、また外部性収録子は対止 制度から常出しているため実ង基底との電気的接段を発 実に行うことができる。

【0025】また、放水項3亿元の発明によれば、送水 半導体チップとリードとの絶縁材として配数されるボリ 10 イミド限を接着剤として用いてっため、半線体チップと リードの絶縁と後含を一括的に行うことができる。よっ て、絶縁材と推着剤とも別価に配数する検証に比べて検 達の簡単化及び製造の需象化を図ることができる。

(0026)また、超水平4記載の発明によれば、突起をリードと一体的に形成したことにより、突起とリードを制度の材料により構成する場合に比べて構造の原準化を図ることができる。また、は水平5記載の発明によれば、配達としてワイヤを用いたことにより、即記した電域パッドとリードとの間における配数の引き回しを容易に行うことができる。

【0028】また、信用工程では半点体チップに形成されている電域パッドと前にリードとを配換を引き回した 現下るため、この引き回しを適宜反定することにより、 電域パッドのレイアウトに対してリードのレとイアで 変更することが可能となる。また、半点体は固定とファー 形成工程、接合工程、接尿工程及び対止燃度配とファー を工程のみで設定される。このように少ない工程でよる に表面が製造されるため、生産効率を向上させることが できる。

【0029】また、は水理8記数の発明によれば、ボリ 10 イミド郷として病菌に無可塑性を有する推動剤を配設し たものを用いろことにより、ポリイミド製に印加するほ 皮等を所定範囲内に制御することなく接合処理を行うこ とがマミろため、後合蛇理を容易に行うことができる。 【0030】生た、雌素蛋9匹素の発明によれば、疾病 工程で、气圧パッドとリードとモダイレクトリードポン ディング佐を用いて竜気的に接続するため、原単かつ花 実に電極パッドとリードとの技術処理を行うことができ る。また、は求項10及びは求項11記載の発明によれ ば、アウターリード部のリードピッチに対してインナー リード部のリードピッチが小さく立定されているため、 インナーリード部が電気的に推放される半導体チップの **ユ岳パッドの記数ピッチが小さくてもこれに対応させる** ことができ、かつ実装基底と電気的に接続されるアウタ ーリード部のリードピッチは大きいため、実在基底への 実集性を向上させることができる。また、 突起がアウタ ーリード部に形成されることにより、この突起そ外配は 使業子して用いることができ、これによっても実践性を 向上させることができる。

(0031)また、森木頂(2辺底の見味によれば、果 1のエッチング工程において突起の形成に関にマスクを 起立した上で基材に対してハーフェッチングを行うこと によれ 空秘形成位置を除く部分の返原を育くし、更に 第2のエッチング工程においてリード形成位置にマスク を配益した上で第1のエッチング工程が終了した基材に 対してエッチングを行うことにより、突起が一体的に形 成されたリードを形成することができる。

(0032) ここで、リードを形成するロにリードのビッチに基材の仮序により表定されてしまう。具体的に は、リードのビッチに基材の板原と結構しいビッチにしか形成することはできない。よって、薄い板原を無いる ピリードビッチを狭ビッチ化することができる。

(00331ところが、交配が形成されるリードでは基材の販序は交配の帯さにより決まってしまい、交易の帯さと乗しい返席を有する基材を単にエッチング処理したのでは確ピッチのリードを形成することができない。しかるに、上記のように乗りのエッチング工程においてき

も狭ピッチのリード形成を行うことが可能となる。前、 上記説明から朝らかなように、交起の尼丘ピッチは三様 の坂厚と結構しいピッチまで後ピッチ化することができ

【0034】また、は水頂13記載の見明によれば、第 1 の蓄材及び第 2 の番号に重ね合わせることにより突起 の所定高さ寸法となるよう低度が選定されているため、 各番材の低厚は突起の高さ寸圧より小さな厚さとされて、 いる。リードパターン形成工機では、この底足の高い質 1 の名材に対してリードの形状となるようリードパター (0 0 4 1)また、インナーリード数3 a と半説体テッ ンを形成するため、先に説明した低厚とリードピッテの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも前記点器の形式位置に位置するよう 突起パターンを形成し、接合工程において上記第1の基 材と第2の基材を異ね合わせ接合することにより、交配 の形成位置においてリードパターンと突起パターンが技 履され、この位置における板厚は突起の所定高さとなっ る。続く除去工程では不要部分が除去されリードが形成 20 ている。 される.

【0036】従って、上記のようにリードパターンの形 虹等には佐厚は薄いためリードピッチを味ビッチ化する ことができ、また突起形成位置においてはリードパター ンと欠起パターンが技用されることにより無定高さの英 起を赤蛇することができる。また、彼求項14記載の発 男によれば、リードパターンを形成するリードパターン 形成工程と、交起を形成する突起形成工程とを別位に行 うことにより、基材の厚さを発展の高さに抑わらず速定 ードパターンの技ピッテ化を図ることができる。また. 突起形成工世においては、任章の高さも有する突起も反 成することが可能となり、控制の自由展を向上させるこ とができる。

【0037】更に、森水頂15万里17記載の発明によ れば、交配形成工権において突起の形成を写真に行うこ とができる。

(003B)

(実施例)次に本発明の実施例について必断と共に反射 する。図1及び図2は、本発明の一葉範囲である半温体 禁蔵1 を示している。図1は半退体装置1の新面図であ り、また回2は半端炸袋賃1を底面回である。

(0039)を図に示されるように、半導体温度1は大 結すると中華のチップで、推立のリードコ、対比をな 1.及びパンプ5等によりは成されている。半温はデッ プでは、底面の中央位置に存まの電視パッドもが一部に 対なされている。また、複葉のサード3は、ディインボ

【0040】このポリイミド底7は、半遅体チップ2の 三二に尼成された回路医2人とリード3とを考気的に絶 経する絶縁郎材として機能すると共に、 ほどするように ポリイミド展7は半導体チップ2とリード3とを住きて ろ度考察として保難している。 このように、ポリイミド 戻 7 に絶後部材と推考期の双方の機能を所たせることに より、絶逢材と移着剤とも制固に配益する機式に比べ、 丰選体装置 1 の横道の簡単化及び製造の容易化を図るこ __とができる。

10

プ2に形成された電極パッド6との間にはワイヤ6か紀 辞されており、このワイヤ8を介して半端体テップ2と リード3は電気的に度収された根板とされている。更 に、モリード3に立けられたアウターリード出36の研 定位をには、外部推奨電子となる交易9が一体的に形成 されている。上記異成とされたリード3は、そ回に示さ れるようにその大部分が中等はチップでの起面上に配位 された構成の、いわゆるリード・オン・チップ(LO C) 検達となっており、半年体装置1の小型化が図られ

「こここ」また、封止智賀4は例えばエポキシ朝韓之 りなり、ほ迹するようにモールディングにより形成され ている。この対止部落4は、半導体チップ2の起節及び 剣笛の示定節目に記録されている。しかるに本実施例で は、半導体チップでの上面においては、対熱性を向上さ せる面より対止部降すは記念されていない機能とされて いろ..

【0043】上記封止世暦4は、半点はチップ2の電塔 パッド6の配数節(底面)を基準とし、この底面からの することができ、よって違い名材を用いることによりリー10 厚さ(図中、矢印目で示す)が、底底から突起9の先端 までの高さ寸法(四中、矢印Wで示す)以下で、かつ起 節からワイヤをのループ最上部までの高さ寸法(区中、 矢切りで示す)以上となるよう構成されている(カ幺H ≦W)。この核成とすることにより、兵配9の少なくと も先者略98は従来に対止出籍4から自出し、またワイ ヤセ及び突起りの森出部分を除くリードコは対止省語る に対止された構成となる。

【0044】このように、本実元氏の半点は基準1に、 半端体チップ2の灰定電図(上面を持く部位) を封止権 押 * . **** 止された機成となるため、耐差性、機能的性度 及び副歴柱を向上させることができる。また、野止形群 4はワイヤ8を確実に保護するため、これによっても半 選集業職1の信頼性を向上させることができ、更に升起 様は菓子となる奈思9の少なくとも先輩ありょは罹実に 肝止機器もから耳出するため、実装を乗りるとの電気的 保税を確実に行うことができる。

[0045] #27 | E25#UT+###, #26M

ている。周辺に示されるように、リード3は編集するイ ンナーリード部3gのリードピッチ(2中、矢印P..で 示す)が原在するアウターリード取る6のリードピッチ (四中、矢印P... で示す) よりも小さくなるよう形成 されている。具体的には、インナーリード試了るのリー ドピッチP,, はアウターリード邸36のリードピッチP ... の結半分のピッチ (P..ェP... /2) となるよう 横成されている。また、後に非述するように、アウター リード野ュトのリードビッチで、、上交記9の形成位置へ、 におけるリード3の厚さWとが貼布しく欠るよう株式さ 10 れている (P... ≒W) .

【0046】上足のように、アワターリード低38のリ ードピッチP... に対してインナーリード航3gのリー ドビッチア、が小さく設定されることにより、インナー リード部3aが着気的に住席される半部はチップ2の名 低パッド 6 の配位ピッチが小さくてもこれに対応させる ことができ、かつ実装器振りりと電気的に接続されるア ウターリード群3b(衣起9)のリードピッチP... は 大きいため、半導体装置1の実装基板10に対する実装 性を向上させることができる。

【0047】一方、本実施例に係る半導体装置1は、半 半体チップでに配放されている電腦パッドもに直接パン ブラを形成し実装基板10に接続するのではなく、電板 パッド6とインナーリード部3aとの間にワイヤ8を引 を回した上でリード3を介して実装基板10に技能する 似成とされている。従って、電極パッド6をリード3及 びワイヤミモ用いて引き回すことができるため、リード 3のレイアりトを考慮パッド6のレイアウトに持わらず **設定することが可能となる。**

【0048】具体的には、図2に示す例では、半端体チ 10 ップ2の中央に形成されている電圧パッド6モワイセル 及びリード3を用いて引き回し、外部性表達子となる交 起9モ半導はデップ2の外属位置に引き出している。ま た。図3に示されるように、電腦パッドもが卓温はテッ ブ2の外周位置に形成されている場合には、本発明を出 用して名医パッド6モワイヤ8及びリード3を用いて引 き困すことにより、電腦パッドもの形成位量より内側に 外部性尿媒子となる突起9を形成することも可能であ る。更に、図4に示されるように、外部権政権デとなる

【0049】このように、竜岳パッド6モリード3及び ワイヤ8を用いて引き回すことが可能となることによ り、実装基紙10と単級体装置1とのマッチング性を向 上させることができ、外部技術電子となる英紹9のレイ アウトを認めた新技式電子のレイアウトになるに立まる ことができる。よって、中央作業室(を思いるユーザ鉄 の角性を可属することができる。

は、リード形成工程、报合工程、推获工程及び打止宏矩 民政工権の基本となる4工権と、これに行権するパンプ 形成工程。は禁工権の2工程を行うことにより製造され る。以下、各工程器に放供するものとする。

1:

【0051】回5万至89はリード形成工程の第1支援 例を示している。このリード形式工程に、リード3の益 材となるリードフレーム11を形成するための工程であ a. リードフレーム11を形成するには、先丁G5に示 されぎょうな平板伏の名材12を肩ますを、このを育! 2は、例えば4.2プロイギのリードフレームはおでお り、またその被揮は形式しようとする突起9の高さ寸圧 Wと等しいものが選定されている。

- 【0-0 5.2】上記の番料1.2に対しては、元十四6に示 さきもようにてふる13 (日地で売す) が日かったる。 このマスク13は、所定の英尼9の形式位置(図中、5 思行号14で示す)及びクレドール形成位置(図中、ジ 既符号 1'5 で示す)に配立される。

【0053】上記のようにマスク13が記立されると、 戻いて最材12に対してハーフェッテング処理(第1の 10 エッテング工程) が実施される。本実施例においては、 ウエットエッチング性により基材12に対してハーフェ ッチング処理を行っている(ドライエッテング処理学の 也のエッテング方法を用いることも可能である)。 また エッテング時間は、エッチングにより設会される部分 (図6で白珠をで示される部分)の厚さが、基材12の 毎年Wの半分の寸法(W/2)となるよう欲定されてい

【0054】このハーフエッチング処理が終了し、マス ク13を取り除いた伏虫を図7に示す。この状態では、 突起9の形成位置14及びクレドール形成位置15のみ が元の基材12の単さWも札付しており、他の部分(D 風荷号16で示す)はハーフニッチングによりそのほさ サルはW/2となっている.

【0055】上記のようにハーフェッテング処理が共下 する。成いて図るに示されるように所定のリード3の形 成位属(参照符号18で示す)及びクレドール形成位置 15にマスク17(登地で示す)を記述した上で、この 多材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配款されると、 現居96半退体チップ2の外側位度に配益することも可 (4) 扱いて書材12に対してエッチング処理(第2のエッチ ング工程) が実足され基材12のマスク17が配立され た位置以外の部分を除去する。これにより、回りに示す リード3の所定的状を有した注意のリード3を具填する リードフレーム11が形成される。内、必要に応じてこ のリードフレーム11の所定点は(リード3の形成区) 二、ルニアッキ等を振してもよい。

> 【0057】このようにおれるれたリードフレール11 は ニーニスス かんりゅういしょかり こうさんこうこう

ーリード町38及び交配9の形紅位面を除くアウターリ ード郎30の厚さ寸ほはW/2となってる。

[0058] ここで、リードピッチと番材 [2の仮序と の保保について収明する。前記したように、リード3を 形成する私にリード3のピッチは善材12の低厚により 決定されてしまい。真体的にはリードピッチは芒材12 の低厚と移事しいピッテにしか形成することはできな い。よって、益材1/2の医尿が高い塩リードビッチを嵌。 ピッチ化することができる。

は基材12の低度は突起9の高さにより決まってしま い、突起9の高さと年しい低厚を有する基材12を単に エッテング処理したのでは狭ビッチのリードモ形成する_ ことができない。しかるに、上記したように無しのエッ チング工程においてハーフエッチング処理を実施するこ とにより、突尼形成位置14モ除き基材12の紙厚を置 くし(約W/2の底厚となるようにする)、更にこの厚 くされた坂厚を有する部分に第2のエッチング工程を実 低してリード3を形成することにより、 突起 9 モ有する リード3であっても狭ピッチ(図1に示されるリードピ 20 のは位置決めれてあり、リードパターン23の形式時に ッチP...)のリード形成を行うことが可能となる。ま た。同様の組由により、共起9(アウターリード部3 b) の配款ビッチ (P...) は、蓋材 1.2 の版庫Wと貼 るしいピッチまで铁ビッチ化することが可能となる。 【0060】 南、具体例としては、一般にリード基材と して用いられている佐厚0, 10am, 0, 15am, 0, 10amの基材を 所に挙げれば、仮厚O、IOseの基材ではアウターリード部 3 b及び突起 9 の最小ピッチ P... を0.10mg (P... =), 10ee)、インナーリード部3aの島小ピッチP。。モ0.)See (P., =0.0See) とすることができる。また、仮序 10 1.15 mmの名材ではアウターリード式36及び突起9の最 トピッチP... を0.15ma(P... = 0.15ma)、インナー Jード部3 a の食小ピッチΡ, . €0.075ag (Γ, . =0.07 ee)とすることができる。更に、弦厚6,10meの基材では プウターリード部3b及び共起9の章小ピッチP... モ 20em (P.,, =0.20em) 、インナーリード都3mの最 ·ビッチ P., モ0.10mm (P., = 0.10mm) とすることがで : S.

(0061)一方、突起9の形成位置に注意すると、突 ・;9の形式位置は図6に示されるマスク13の記載位置。 こより氏められる。即ち、この図をに示されるマスク! の記載位置を建立変更することにより、突起9の形成 星を任意設定することが可能となる。このため、本実 例に切るリード形成方法では、弁部技術成子となる交 9の形成位属を自由属をもって最定することができ、 ってその之のられている世界が蘇皮の第千匹金に交を を容易に形成することが可能となる。

ム20を形成するには、先ず回10に示されるような素 1の名材21と、図11に示されるような第2の名材2 2 モ用意する。

【0063】このを基材で1、22は、重ね合わせるこ とにより突起 9 の所定系さ寸注Wとなるよう概序が遺念 されており、本実施例では各番材21、22の音原寸局 は共にW/2に放走されている。内、名名材21、22 の低年はこれに放送されるものではなべ、黒ねきわせる ことにより突起9の所定帯を寸法wとなる条件の名にそ {0059} ところが、交起9が形成されるリード3で IO 基材21、22で仮席を異ならせた根柢としてもよい。 【0064】四10に示される第1の基材21は、例え ばま2アロイ年のリードフレーム材料により形成されて おり、エッテング処理式いはプレス打ちほぞ処理量を干 の意味することにより、平面頂した場合にリード3と同 一形状のリードパターン23が形成された疾症とされて いる。しかるに、第1実務例で反射したリード形成工程 と異なり、この状学のリードパナーン23には交配9は 形成されておらず、よってリードパターン23は全体的 にその復年がW/2とされている。 尚、 図中25で示す 一度的に形成されるものである。

> 【0065】一方、回11に示される第2の番H22 は、子の42アロイ草のリードフレーム材料に対しエッ テング処理式いはプレス打ちはき処理等を実施すること により、突起パターン24が形成された構成とされてい る。この突症パターン24は直珠状のパターン形状を有 玩されている。 尚、図26は位置決めれてあり、交配パ ターン24の形成時に一体的に形成されるものである。

【0066】上記模成とされた第1の基材21及び第2 の基材22は、位置決め孔25、26を用いて位置点的 されつつ重ね合わされ性合される。この第1及び第2の 番村21、22の接合は、異常性接着剤を用いて延復し てもよく。また応告により持合してもよい。図12は、 第1の基材21と第2の基料22とが複合された状態を 示している。

【0067】上記のように第1の基材21と第2の基材 2.2とが複合された状態で、第2の基材2.2に形成され ている交配パターン24は、第1の番材21に形成され ているリードバターン23の奈定安配形成に置の上記に 異な合わされるよう状式されている。

【0068】 Q13は、リードパターン23と共紀パタ ーン24とが重なり合った低位を拡大して示す平面配で あり、また型14はリードパターン23と交色パターン 24とが重なり合った部位を拡大して示す畝を図する る。各国から明らかなように、毎回寸圧Wノミのリード パターンででは、同じく仮写て在ペンでの中感じます。

【0071】一方、突足9の形成位置に注目すると、突 記9の形成位置は第2の基材22に形成される突足パタ ーン24の形成位置により決められる。即ち、この突足 パターン24の形成位置を適宜気更することにより、突 起9の形成位置を任意設定することが可能となる。この ため、本実施判に至るリード形成方法においても、外面 換規減子となる突起9の形成位置を自由度をもって設定 することができ、よって子の定められている復年外影情 収減子位置に突起9を容易に形成することが可能となる。

【0072】上記のようにリード形成工程を実施することによりリードフレーム11、20(以下の説明では、リードフレーム11を無いた場合を実に挙げて以供する)が形成されると、使いてリードフレーム11と半遅体チップ2を接合するほ合工程が実施される。以下、図 1016万至図20を用いて接合工程について説明する。【0073】揺合工程においては、先ず図16に示されるようにリードフレーム11のインナーリード第3』(検言すれば、接近する提供工程においてワイヤ8がポンディングをれる郵位)に全メッキを施すことにより、ポンディングパッド部27を形成する。

【0074】また。図17に示されるように、単連はチップ2の電腦パッド6の形成された面には、この電影パッド6の形成部位のみが異出する機能でポリイミド係7が配益される。このポリイミド係7はガラスを移作に示される状態では単に半点体チップ2に収置されただけのは速となっている。従って、ポリイミド係7が仮移しないよう。半端はチップ2は危種パッド6の形成面が上式に位置するよう配置されている。尚、半線はチップ2は配種パッド6の形式面が上式に位置するよう配置されている。尚、半線はチップ2は形積时止に行われておらずベアチップはとされている。至今、上記のポリイミドは「二点はチップこと明点で

立され半年はチップ2には、配18に示されるようにリードフレーム11が配置される。この頃、リードフレージ・1 に形成されているリード3(インナーリード部3 a)と、半週化チップ2に形成されている電径パッド6 とが接属よく対向するよう、リードフレーム11に位置 及めされる。

16

【0078】よって、玄実庭的では上記の点に任目し、半温体テップ2とリードフレーム11との頂き時に、治 点28に立けられているヒータによりポリイミド原でも ガラス転移点+100~200でに加熱すると共に、治 点28の加工によりポリイミド原に1~10kg(ノ c m'の存在力を印かする様式としている。これにより、ポリイミド原では世帯的として複数するようになり、半 単体テップ2とリードフレーム11とモポリイミド電で を用いて推奨することが可能となる。

【0079】 1.記機成とすることにより、従来では必要とされたポリイミド原を半端体チップ2及びリードフレーム11と特容するための推荐別は不要となり、取品コストの低級及び半端体製度1の組み立て工業の低級を図ることができる。図20は、半端体チップ2とリードフレーム11とがポリイミドボ7により作るされた状態を示している。

【0080】前、半端体テップ2とリードフレーム11 1.12.12、ポリイミド様子を無いて接合する方法に結 定されるものではなく、従来のようにポリイミド様の点 面に接着剤を虚布しておき、この接着剤によりポリイミ ド様を介在させた状態で半端をデップでとリードフレー ム11とを接合する方法を無いてもよい。この様式で は、ポリイミド様に対する速度制度なび存在力配のが不 でとなり、存金工法を中央には手でも1とかできる。

ド3と半導体チップ2に形成されている名様パッド6と モワイヤ8で電気的に住板する技統工程が実施される。 【0082】図21は、キャピラリ29を用いてワイヤ (例えば全ワイヤ) Bをリード3に形成されたポンディ ングパッド部27(図16参照)と電極パッド6との間 に配設する処理を示している。原始のように、半速は装 置1の電気的特性を向上させる値からはワイヤ8の名さ は短い方がよく、また半温体装置1の小型化度型化のた めにはワイヤ8は低ループであることが望ましい。

【0083】このため、ワイヤ8を配置するのにほルー 10 により針止された機能となる。 プポンディング伝を採用することが望ましい。低ループ ポンディング法も種々の方法が追案されているが、例え ば先ず半導体チップでに形成されている点をパッドもに ワイヤ8をポンディングし、戻いて垂直上方にキャピラ リ29を移動させたほに水平方向に移動させてリード3 にポンディングする。いわゆる逆打ち住を用いる様成と してもよい.

【0084】上記のように、リード3と電道パッド6と を電気的に放映するのにワイヤボンディング性を用いる きる。また、リード3と電腦パッド6との間におけるワ イヤ8の引き囚しも比較的自由度を持って行うことがで 、きる。尚、図22は、接続工程を実施することによりり ード3と気圧パッド6との間にワイヤ8が必収された状 蛾を示している.

【0085】上記のように推成工程を実施することによ り、毎個パッド6とリード3とがワイヤ8により電気的 に接続されると、鋭いて半導体チップ2の所定部分に針 止削減4を配数する対応能減配数工程が実易される。以 下、図23万至図25を用いて対止指揮配数工程につい、10 て放映する.

【0086】回23は、上記のき工程を実施することに よりリードフレーム11、ワイヤを等が配益された半導 体テップ2を全型30に装着した状態を示している。全 型30は上型31と下型32とにより接点されており、 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップでは必要30内に ままされる.

【0087】上型31は、中級体チップ2が異常された 状型で天起9及びリードフレーム11のクレドール33~40~ と当なする根底とされている。突起9の高さとクレドー ル33の高さは可しいため、よって上型31の形状は平 紙形状とされている。また、下型32は基単された半点 体チップ2の側部に空間部を考したキャビティ形状を有 しており、また単端はチップでの区における底面にニャ ピティ33の形成と直接する構成とされている。

(0088)このように、対土単原配数工程で無いる上

装建1の登品コストの低級に寄与することができる。 【0089】図24は重型30に対止圧離4(型形で示 十)を元集した伏撃を示している。 会型30に対止機能 4 を充填することにより、半導体チップ2の下型3 1 と 当推した上面(図23万至図25では下郎に位置する) を除く外席面に対止権群々により対止される。また、エ 選はチップ2の仮面に配立されているリード1及びワイ て8も針止性難々により針止された状態となる。また、 突尼9も上型31と当接している雑節を終き對止を指す

[0090] 図25は、対止智暦4が充壌処理された半 編作テップ2を企製30から解製した状態を示してい る。同様に示されるように、半導体チップ2の上面 2 a 12対止無理4より募出しており、よってこの上面2gよ り半端体チップで 兄立する熱を効率よくは熱させるこ とができる。また、突起9の雑載9aも対止程度4から 外部に叙出しており、従ってこの雑祭9aモ外試技統政 子として思いることができる。

【0091】図25に示される状態において、図中一点 ことにより、容易かつ高速度に住成処理を行うことがで、10 経緯で示す極所でリードフレーム11を切断することに より半導体監邏を採成しても、配1に示す半導体装定1 と同様の効果を実現することができる。しかろに、図2 5 に示す状態では、外部技能選手として組成する交起 9 の雑瓢9aが封止削離4の表面と結る一となっているた め、実装基板10に対する実装性が不良である。このた め、主実範囲においては、対止機器配設工程が終了した 徒、戦都なぁにパン郡5を形成するパンプ形成工程を実 箱している。以下、パンプル成工役を回26万至回30 そ用いて広時する。

> 【0092】パンプ形成工程においては、先ず囚26に 示すように、対止覚難4が配益された半導体チップ2の 全面に対してホーニング処理を持い、残害する治理意味 を除去すると共に、 突起9の状態9 a を発表に外部に成 出させる。ホーニング処理が終了すると、思いて図27 に示すように、対止避難4が記憶された単級はチップ2 モギ田得ろ4に投訳し、突起9の雑乱9aに半日モ用い て外なメッキを行う(半田線をお無行号35で示す)。 この外名メッキに無いる中田としては、例えばPb:S n=1:9の雑誌比を有する半田の選用が考えられる。 図2 Eは、上記の方はメッキにより英思9の成数9 aに 半田線35が形成された状態を示している。

【0093】上記のように外袋メッキ処理が終了する と、疣いて半田瓜35が形成された交配9の選貼98に パンプSが形成される。このパンプSの形成方法として に指すの方法を従来することができ、例えば効率よくか つまれにパンプSをおれしうる症寒ハンプ方性を用いて も成してもよい。 巨ごりは、パンプミが尹思りの本語り

リードフレーム11の切断処理が行われ、これにより、 図30に示される半度体器図1が形成される。 尚、この リードフレーム11の切断処理に充立ち、切断処理を容 島にするためにリードフレーム11の切断医所にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対しては、続いて適定に作動するかどうかを試験するなは 工程が実施される。図31及び図33は、天々異なる半 選体装置1の試験方法を示している。図31に示される 試験方法では、パンプ5を装着しつる機能とされたソケット36を用い、このソケット36に半導体装置1至気 着することによりパーイン等の試験を行うものである。

【0096】また、図32に示される放射方法は、プロープ37を用いて半年体保度1の放散を行う方法である。半年体保度1は、対止性所4の創創位者にリード3の経筋が対止制度4から採出した様成とされている。本は東方法では、これを利用して対止制設4から採出したリード3にプロープ37を接触させて以来を行う様式とされている。よって、本試験方法を提用することにより、中等体保度1を実装蓄板10に実体したほにおいて 10も試験を行うことが可能となる。

【0097】図33は、単純体装置1毛実装基を10に実践する実施工程を示している。半減体装置1毛実装基を15実装基を10に実践する方法としては、用知の種々の方法を日用することが可能である。例えば、赤外親リフロー方法を用い、単減体装置1に立けられているパンプ5毛質を10に形成されている電配38にペースト等を用いて仮止めし、その上で赤外親リフローがにおいてパンプ5毛体配させることによりパンプ5と登極第38とを接合する方法を用いてもよい。

【0098】 続いて、上記した半級体集度の製造方法の 変形例について以下取明する。図34万至図37は、夫 4 交配9の変形例を乗している。図34(A)、(B) に示される交配9 Aは、その形状を円と状とした様式である。また、図37(C)に示される交配9 Bは、その形状を角性状とした様式である。このように、交配9、9A、9Bの平面形状は増々選定できるものであり、バンブ5の信合性及び実験基底10に形成されているを吸 38の形状等に応じて任意に形状を選定することが可能である。具体的には、例えばエッチング性により突起 109、9A、9Bを形成する場合には、図6に示す交配が 29、9A、9Bを形成するでは、図6に示す交配が 29、9A、9Bを形成するでは、図6に示す交配が 2000年 2000

【0099】また、図35 (A) に示される発展90のように上面に序曲状凹部を形成した機成としてもよくご 図35 (B) に示される実際50のように上面中央院に フロスチャック スペート・ファイン・

Eによれば、突起表面における面積を大きくすっことができれンプ5との接合性の向上を図ることができる。 尚、上記の突起9で~9 Eは、リード3 の所定突尼形成位域に、導気性接着病率を用いて固定された構成とされている。

:0

(0100)また図35(D)に示すのは、リード3をプレス加工等により運賃費性変形させることにより交形 9Fを形成したものである。このようにプレス圧工与の型性加工を用いて来名9Fを形成することにより、近めで容易に完起9Fを形成することができる。しかそに、この形成方法では、決起9Fの高さは世性加工収集組を上級とし、それ以上の高さに立定することはできないという問題点も有する。

【0101】また、図36に示すのは、交配9Cも形成するのにワイヤボンディング技術を用い、スタッドバンゴニギニつ交配基準位置に形成することにより突尼9Gとしたことを特定とするものである。図36(A)は突尼9Gの形成方法を示しており、また図36(B)は突尼9Cを拡大して示している。

(0102)上記のように、交起90モワイヤボンディング技術を用いスタッドバンプで形成することにより、任意の位置に突起90モ形成することが可能となり、外配技技能子となる突起90モ形定位置に容易に形成することができる。また、突起90の形式は、半温年基底の登造工程の内、技术工程においてワイヤ8の記念時に一括的に形成することが可能となり、製造工程の所略化を図ることができる。

「{0103} また、突起9Gの高さはスタッドパンプを 推動機械み重ねて配益することにより任意に設定するこ とができる。図37(A)に示される突起9Hは、スタッドパンプを3個指み重ねることにより図36(B)に 「示される1個のスタッドパンプにより突起9Gを形成した場成に比べて高さを高くしたものである。

【0104】また突起の無さを高くする他の方法としている。 Pot 7(B)に示されるように子のリード3にプロック状の基定性解析41を基準性程度期等により固定に示されるようにスタッドパンプ42を形成し、経暦して元本を性部材41とスタッドパンプ42とが協助して元本を性部材41とスタッドパンプ42とが協助して元の表でである。この表式の成立してもよい。この表式の成立のであるととなるが、プロック状の基準性配料41に産り、の方ととなるが、プロック状の基準性配料41に産り、方ととなるが、プロック状の基準性配料41に産り、方ととなるが、プロック状のよって突起91の高さを任意に設定することができる。

(0105) 図3をは、顔を工権の変数的を示している。 上記した実践的では、図16万里図20に示したように半点はデップでとサードフレーム11とモデエタに

ム」」ともほ合する異成としてもよい。

【0106】また、テープ状体を到45の配給位位は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも立けてもよく、また リードフレーム11の下面のみに登けた構成としてもよ い。更に、テープ状度差別45の配益電医は、電極パッ F6の形成位置を除く区中矢印义で示す着名であれば。 自由に設定することができる。 応、テーブ状態者刻 4.5 は、半事体チップ2とリードフレーム11とモ電気的に 絶縁する必要があるため、絶异性性を割である必要があ 10 起りを33章でも凹部を形成しておくことにより、図45

[0107] 図39万里図42は、接坂工程の変形例を 示している。上記した実施例では、図21及び図22に 示されるように電医パッドもとリード3とを接続するの にワイヤ8を用いた核成を示したが、図39万至図42 に示す変形例では電極パッド6とリード3とを直接機能 するダイレクトリードホンディング (DLB) 方法モ用 いたことを特徴としている。

【0108】図39及び回40に示すれては、リード3 そ例えば経音波波助子に接続された接合塩具46モ用い 10 の効果を実現することができる。自求項1及び建求項2 て直接的に栽培パッド6に茂合する根式とされている。 しかろに、この状成では左管反复助する性合治具46に より、電極パッド6にダメージが発生するおそれがあ

【0109】そこで図41及び図42に示す例では、チ め名伍パッド6にスタッドパンプ47モ記載しておき. このスタッドバンプ47にリード3を当後させた上で放 **熱治異48 を用いてスタッドパンプ47を加熱溶剤し食** 近パッド6とリード3を住駅する構成とされている。こ の役誌方法によれば、を経パッド6が技体するおそれは 30 なく、接続工程の信頼性を向上させることができる。

【0110】また、図39万室図42に示した技統工権 によれば、ワイヤ8を用いて塩苣パッド6とリード36 技統する検症に比べて電気抵抗を低減できるため、単導 体禁忌1の包気特性を向上させることができ、点逆の半 3年チップ2に対応することができる。

【0111】図43万里図44は、対止管理記録工程の 文形例を示している。上記した実施的では、値23及び 図24に示されるように重型30を検戒する下型32の キャビティ 匹面は 半温はテップでの上面で a と正理当復 し、この上面ですには最無特性を向上させる最から封止 展輝 4 が配益されない検症とされていた。

【0.112】しかろに、半導体装置1が使用される気境 が厳しい(例えば、多屋装成)等には放発性よりも耐痰 性帯をより必要とする場合が生じ、このような場合には 好止用間 4 により 半温 はチップ 2 を完全に昇止する必要 がある。匿名3点が匿名4に示す金型50は、米温はチ - ブミモヤシを彼らて完全には止ても構成ともにてい.

ャピティ52が、図43に示されるように半温化チップ 2の外用節から駄励しており、よって図44に示される ように封止説辞4 を食型に充填した状態で半導体チップ シニス上に対止を結らに対止された構成となる。このよ うに、半導体チップ2に対する封止製造4の配数位置。 は、食量30、50に形成される中ャビディで3、52 の形状を確定変更することにより任意に改定することが できる.

22

【0114】また、上型31にリード3に形成された来 に示されるような突起9が針止側離4から大きく突出し た構成の半級体法型 6 0 を形成することも可能である。 図45に示す中級体質数60は、突起9が対止制度4か ら大きく突出しているため実際基底10に対する実装性 は良好であり、よって飛記した実施的に振る半導体装置 1のようにパンプ5を設ける必要はなく、半温体製造6 0の製造工程の商単化を図ることができる。

[0115]

【見明の効果】上述の如くな見明によれば、下足の在々 記載の発明によれば、半部はテップは対止制度により封 。 止されるため、耐熱性、磁気的な皮及び耐量性を向上さ こうここができる。また、電包パッドとリードとの間で 足式を引き回すことができるため、リードのレイアウト を見低パッドのレイアウトに向わらず益定することが可 鮮となり、実装基準とのマッチング性を向上させること ができる。また、対止網線は引き回された配紙を確実に 保護するためこれによってもは既性を向上させることが でき、また外部技技総子は対止密度から成出しているた め実温蓄脈との電気的接続を応賞に行うことができる。 【0116】また、彼木張3尼収の発明によれば、道太 半導体チップとリードとの地景材として配位されるポリ イミド属を推奪取として思いてるため、半選はチップと リードの絶異とは合モー活的に行うことができ、よって

所単化及び製造の容易化を図ることができる。 【01】7】また、は水頂4記載の発明によれば、突起 モリードと一体的に形成したことにより、交配とリード を別尾の材料により構成する場合に比べて構造の原単化 モ図ることができる。また、は本央5花板の発明によれ ば、配典としてフィヤモ用いたことにより、利応したち ザツ、ドミリードとの間における配算の引き回しを容易 に行うことができる。

絶縁材と技事剤とも制備に記念する構成に比べて構造の

【0118】また、建本項を記載の発明によれば、英名 にパンプモ形成したことにより、交配を連接実営基礎に 実装する構成に比べて、 生活体室間の実装基準へのほ抗 もなあに行うことができる。また、技术指で記載の発展 经设置证 特殊工程工具、工术、工工、企业的产品性人

横成としているため、リードと中温体チップとの絶縁と 復合を一括的に行うことができる。

【0119】また、接続工程では半端体チップに形成さ れている発症パッドと向記リードとも記録を引き回し接 成するため、この引き回しを選重設定することにより、 **宅塩パッドのレイアウトに対してリードのレイアウトモ** 変更することが可能となる。また、半端体統度はリード 形成工程、接合工程、技术工程及び対止根据配立工程の 4 工程のみて製造される。このように少ない工程で半退 体装置が製造されるため、生産効率を向上させることが 10 てきる.

【0120】また、放水項8記載の発明によれば、ポリ イミド級に印加する歴度等を所定範密内に制御すること なく接合処理を行うことができるため、接合処理を容易 に行うことができる。また、確求項8記載の発明によれ ば、採民工性で、電極パッドとリードとモダイレクトリ ードボンディング法を用いて電気的に位成するため、吊 単かつ確実に電医パッドとリードとの技能処理を行うこ とができる.

哄によれば、アウターリード部のリードピッチに対して インナーリード部のリードピッテが小さく意定されてい **るため、インナーリード部が電気的に接続される半導体** チップの電極パッドの配位ビッチが小さくてもこれに対 応させることができ、かつ実装基板と電気的に注釈され るアウターリード部のリードピッチは大をいため、支装 基底への実験性を向上させることができる。また、安起 がアウターリード部に形成されることにより、この失足 モ外部技法は子して用いることができ、これによっても 実装性を向上させることができる。

【0122】また、銀水項12及び銀水項13記載の発 勢によれば、交配が一体的に形成された裏ピッチのリー ドモ客島に形成することができる。また、22米項14足 成の見明によれば、リードパターンを形成するリードパ ターン形成工性と、突尾を形成する突起形成工性とも別 即に行うことにより、基材の序さを央認の高さに向わら ず選定することができ、よって用い盃材を用いることに よりリードパターンの女ピッチ化を図ることができる。 また、突起形成工権においては、任意の高さを有する交 起を形成することが可能となり、設計の自由度を向上さ、40 ド級を配置する処理を改明するための配である。 せることができる。

【0123】更に、は末項15万至17節数の見効によ れば、英麗形成工程において交配の形成を容易に行うこ とができる。

【国節の応集な反映】

【図1】 本発標の一実路形である中温体学展を示す断面 日である。

1万~1 カロロアニアロホアムステルルデザミニティエ

示す底面区である。

【図4】 土見明の一変筋質である半端は装度の変形のモ 示す底面区である。

【図 5】 本発明に係るリードフレームの製造方在の事: 実範例を反映するための図であり、 基材を示す図であ

【図 6】 本見朝に抵るサードフレームの製造方法の第1 実施例を説明するための区であり、所述位置にマスクを 尼丘したサポモ示す区である。

【図 7】本発明に係るリードフレームの製造方法の男! 実施所を反明するための間であり、第1のエッチングエ 理が終了した状態を示す図である。

【図8】本見朝に低るリードフレームの製造方法の第1 実施例を説明するための邸であり、所定位因にマスクモ 配益した状態を示す感である。

【図9】本発明に係るリードフレームの製造方法の第1 実筋例を説明するための望てあり、完成したリードフレ ームモ示す凶である。

【図 1:0】 本見朝に紙るリードフレームの製造方法の第 【0121】また、諸忠項10及び謀求項11記載の兌 10 2実施例を説明するための図であり、第1の基材を示す 型である。

> 【図】1】本見明に係るリードフレームの製造方法の第一 2 実施例を攻勢するための回であり、第2の基材を示す 図である。

【望 1 2】 本見明に係るリードフレームの製造方法の第 2 実施例を説明するための国であり、第1の基料と第2 の基材を推合した状態を示す図である。

【図13】リードパターンと突起パターンとが重なり合 った群位を加大して示す平面配である。

【図14】リードパターンと突起パターンとがまなり合 った節位を拡大して示す側面図である。

【囚15】本見朝に係るリードフレームの製造方法の集 2 実施例を説明するための配であり、完成したリードフ レームモボナタである。

【図16】本見明に係る半幕体装置の製造工程の接合工 後を説明するための保であり、ポンディングパッド部の 形成を放明するための回である。

【劉17】本発明に係る半導体装置の製造工程の作合工 ほそ説明するための図であり、半導体チップにポリイミ

【図18】本発明に係る半年体展屋の製造工程の符合工 性も攻勢でるための囚であり、半路はチップにリードフ レームを配送する処理を攻略するための回である。

【図19】本発明に係る半導体名誉の製造工程の推合工 反を反射するための区であり、ポリイミド度を注着剤と して職権させて中枢はチップとリードフレームとを持ち する必要も思りてるための区である。

. - - - . . - - -

元才配である。

【図21】本発明に任る半級体製屋の製造工程の推成工 ほも説明するための図であり、キャピラリを用いてワイ ヤの記録処理を行っている状態を示す図である。

【四22】本見柄に任る半導体拡展の製造工程の程度工 役を反明するための図であり、電板パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本発明に採る半導体装置の製造工匠の封止製 妖配以工程を以明するための図であり、半導はチップが 全型に注意された状態を反射するための図である。

【図24】本発明に応ち半導体基礎の製造工程の封止層 悠配投工程を攻勢するための回であり、金型に封止水原 が充填された状態を説明するための回である。

【図25】本発明に係る半導体装度の製造工程の封止器 **慰記章工程を表明するための図であり、削り封止された** 半導体チップが企型から製型された状態を反映するため の際である。

【図 2 6】 本見朝に係る半導体装置の製造工程のパンプ 形成工程を反映するための図であり、ホーニング処理を 実施している状態を示す回である。

【図27】本発明に係る半導体装置の製造工程のパンプ 形成工程を説明するための図であり、外はメッキ処理を 炎症している状態を示す図である。

【図28】本発明に築る半導体装度の製造工程のパンプ 形成工程を説明するための図であり、外級メッキ処理が 終了した状態を示す因である。

【図29】本見明に築る半導体袋屋の製造工程のパンプ 形成工程を反射するための包であり、パンプを形成した 状態を示す図である。

【図30】本発明に採る半端体装置の製造工程のパンプ 30 9、9A~9 J 交替 形成工程を説明するための包であり、完成した半温は質 屋を示す空である。

【聞31】本見明に係る単連体基度の試験工程を説明す るための囚であり、ソケットを用いて拡撃を行う方法を 示す図である。

【図32】本発明に係る半線体装置の試験工理を放明す るための区であり、プローブを用いて試験を行う方法を 示す感である。

【図33】半端体装置を実営基紙に実気する実施工程を 表明するための図である。

【四34】 交起の平面形状を異ならせた変形性を示す回 てある.

【図35) 突起の断定形状を異ならせた変形性を示す癖 てある.

【図36】スタッドバンブにより交起を形成する様式を 異常するためのはである。

【図37】スタッドバンでにより突起を形成する味気の。

【図39】 足院核成の変形的を示す窓であり、電優パッ ドに直接リードを搭接する方法を説明するための国であ

【図40】技統株成の変形成を示す図であり、電極パッ ドに直接リードが推統された状態を示す区である。

【図41】性統領の変形例を示す図であり、名権バッ ドにリードモスタッドパンプを介して歴現する方法を説 男丁ろための包である。

【回42】接続観点の変形的モボギ回であり、電極パッ 10 ドにリードモスタッドパンプモ介して頂視した状態を示 丁草である。

【図43】対止財政配位工程の変形例を放明するための 国であり、全型に申请はテップが基本された状態を示す 図である。

【図44】対止器線を設工程の変形例を及明するための 図であり、全型に対止低端が充填された状態を示す図で 85.

【図45】突起が封止皆難より大きく突出した横成の半。 導体装置を示す回である。


10 【符号の反映】

- 1.60 半氧体装置
- 2 単導体チップ
- 3 4- 8
- 3 a インナーリード部
- 3 b アウターリード船
- 4 野止樹原
- 5 パンプ
- 6 電極パッド
- 8 714
- - 10 EZZE
 - 11.20 リードフレーム
 - 12 EH
 - 13.17 722
 - 21 第1の単は
 - 22 第2の基料
 - 23 リードパターン
 - 24 変配パターン
 - 28 松果
- 10 29 キャピラリ
 - 30.50 全型


 - 32.51 下型
 - 33.52 =+ 254
 - 34 辛田梅
- . 41 82511


(**⊠**i)


2 7





[🖾 3]















[5245]



プロントページの表を

(72) 発明者 宇野 正

神奈川県川城市中原区上小田中1015番

地 富士运株式会社内

(71)兒明者 庭祝 哲也

神奈川県川崎市中原医上小田中1015春

地 富士进株式会社内

(72)兒明香 協 政制

度児島県庭摩部入来町制田 5 9 5 0 多地 株式会社九州省士通エレクトロニクス内

JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

AND FABRICATION METHOD FOR LEAD FRAME

[CLAIMS]

5

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

191501 - 91

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pags not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- The semiconductor device according to claim 1 or 2,
 wherein the semiconductor chip and the leads are bonded together
 by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
 - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

5

- 6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 25 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

- 10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.
- 10 Il. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
 - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

 process for a blank while using a mask arranged on the blank at
 the protrusion forming region; and
 - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

. 25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

551561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be down-sized has resulted in efforts to achieve an increased density and increased mounting efficiency of semiconductor devices. It is also expected to obtain an improvement in the reliability of electronic appliances. In addition, there is demand for an improvement in the reliability of semiconductor devices.

Furthermore, it is expected for semiconductor devices to achieve a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

15 [DESCRIPTION OF THE PRIOR ART]

proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

. 25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

10

15

20

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead

bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

15 The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching

25 the protrusion forming region: and a secondary etching step for

process for a blank while using a mask arranged on the blank at

10

15

20

25

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; . overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

15

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions—and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the neight of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

15

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the binding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved

because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

[EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

15

20

10

15

20

·` 25

fabrication of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 8, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

of the semiconductor chip 2 formed with the electrose pads ℓ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W: from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h \leq H \leq W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 9a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

10

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the electrode pads 6 centrally formed on the semiconductor chip 2 10 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral 15 portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

l to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device I is achieved.

Now, a method for fabricating the semiconductor device I having the above mentioned configuration will be described. The semiconductor device I according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 Alloy and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

15

20

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank II. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cracles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

25 In accordance with the etching process (secondary etching

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

25

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

15 For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin 20 = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

15

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Fin of the inner lead portions 3a corresponding to 0.10 mm (Fin = 0.10 mm).

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13. For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

2.5

20

25

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

The first blank 21 shown in Fig. 10 is made of a lead frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

10

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

10

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is determined by the position of the protrusion pattern 24 formed at the second blank 22. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the protrusion pattern 24. For this reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

30

1.5

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 18 is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating

member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition. In detail, where the polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

applied with a pressure of 1 to 10 Kgf/cm².

In view of the above mentioned fact, the polyimide film T is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die IS upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm² by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

15

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the concing process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pack 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires 8. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor thip 2 mounted with the lead frame 11 and wires 8 is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor thip 2 is mounted in

the mold 30.

10

15

20

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unloaded from the mold 30. As shown in this figure, the upper surface Ia of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this semiconductor device can achieve the same effect as the 15 semiconductor device shown in Fig. 1, it exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

In the bump forming process, the semiconductor onip I encapsulated by the resin encapsulate 4 is subjected to a horizon process at the entire surface thereof, as shown in Fig. 26. By this honing process, a resin layer existing on the end Pa of each protrusion 9 is completely removed, there causing the end 9a to be completely exposed. After completion of the noning process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 15. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

20 After completion of the above mentioned scider plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end 9a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be cut may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device I fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device I operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device I, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device I is mounted on the socket 36.

testing the semiconductor device 1 using probes 37. The semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate.

4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

Fig. 33 illustrates a mounting process for mounting the

. 10

15

20

25

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each bump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described. Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 3B formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

591561 v.

The protrusion may also have a structure provided with a

15

Found recess at the upper surface thereof, as in the protrusion 9C shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 5. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion 9F is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion 9F can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion 9F cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

25 Where the protrusion 9G is formed to have a stud bump

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by vertically overlapping a plurality of stud bumps together.

Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9H has an increased height, as compared to the protrusion 9G of Fig. 36B constituted by one stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 91 can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

fig. 36 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame 11 are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 36.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

10

15

20

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrone page 4 using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 32 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor thip 2. The upper surface Ia of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a 10 temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

25 Where the upper mold 31 has a recess for mounting the

15

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

5

(EFFECTS OF THE INVENTION)

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

20

2.5

15

20

25

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

10

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
| FADED TEXT OR DRAWING
| BLURRED OR ILLEGIBLE TEXT OR DRAWING
| SKEWED/SLANTED IMAGES
| COLOR OR BLACK AND WHITE PHOTOGRAPHS
| GRAY SCALE DOCUMENTS
| LINES OR MARKS ON ORIGINAL DOCUMENT
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

 ☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.